Nghiên cứu tiết lộ rằng hầu hết các thử nghiệm trong phòng thí nghiệm đều làm tăng hiệu suất transistor 2D một cách âm thầm | Andrew Tie, Đại học Duke Silicon từ lâu đã là chất bán dẫn được lựa chọn để chế tạo transistor, nhưng công nghệ hiện đại đang đẩy giới hạn nội tại của vật liệu này. Hiện tại, các thành phần bên trong transistor mỏng đến mức vật lý cho phép. Để vượt qua những giới hạn này, các nhà nghiên cứu đang khám phá các vật liệu khác có thể hoạt động ngay cả khi chỉ dày một hoặc hai nguyên tử—các vật liệu 2D được gọi là. Cách thử nghiệm back-gated làm sai lệch kết quả Để nghiên cứu hiệu suất của những vật liệu này, các nhà nghiên cứu thường dựa vào một kiến trúc "back-gated" đơn giản, xây dựng tất cả các thành phần của transistor trên một mảnh silicon duy nhất để dễ dàng chế tạo và cho phép thử nghiệm nhanh chóng. Trong thiết lập này, một chất bán dẫn 2D siêu mỏng như disulfide molybdenum (MoS₂) nằm giữa hai điện cực tiếp xúc kim loại truyền dòng điện qua chất bán dẫn. Dòng điện được bật hoặc tắt bằng cách sử dụng nền silicon làm điều khiển cổng. Tuy nhiên, cổng không chỉ điều chỉnh kênh chất bán dẫn 2D; trong kiến trúc "back-gate", nó cũng ảnh hưởng đến phần của chất bán dẫn nằm dưới các tiếp xúc kim loại. Điều này tạo ra một hiện tượng gọi là "contact gating", một hiệu ứng làm tăng hiệu suất của transistor bằng cách giảm điện trở tiếp xúc thông qua cổng. Mặc dù sự cải thiện trong hiệu suất này ban đầu hấp dẫn và là điều mà các nhà nghiên cứu mong muốn, nhưng kiến trúc back-gated không thể được sử dụng trong một thiết bị thực tế do các giới hạn về tốc độ và rò rỉ dòng điện là tác dụng phụ của kiến trúc này. "Tăng cường hiệu suất nghe có vẻ là một điều tốt," Franklin nói. "Nhưng trong khi kiến trúc này rất tốt cho việc thử nghiệm cơ bản trong phòng thí nghiệm, nó có những giới hạn vật lý ngăn cản nó được sử dụng trong công nghệ thiết bị thực tế." Xây dựng một thiết bị thử nghiệm công bằng hơn Để tiết lộ yếu tố đóng góp cơ bản này có mặt trong hàng trăm nghiên cứu phòng thí nghiệm về transistor 2D, Victoria Ravel, một sinh viên tiến sĩ trong phòng thí nghiệm của Franklin, đã dành một năm để chế tạo một kiến trúc thiết bị mới cho phép nhóm trực tiếp đo lường mức độ mà contact gating thay đổi hiệu suất của họ. Cô đã xây dựng một transistor đối xứng hai cổng, bao gồm các cổng ở trên và dưới cùng một kênh chất bán dẫn 2D, các tiếp xúc và vật liệu. Sự khác biệt duy nhất giữa việc điều khiển thiết bị bằng cổng sau hoặc cổng trên là liệu contact gating có hiện diện hay không, vì vậy cô có thể thực hiện một so sánh một-một. "Với việc chế tạo, bạn không bao giờ biết mình sẽ gặp phải điều gì," Ravel nói. "Khi bạn chế tạo ở kích thước nhỏ như vậy, mọi thứ bắt đầu trở nên thực sự khó khăn với những gì bạn có thể làm trong các giới hạn vật lý." Kết quả thật ấn tượng. Trong các thiết bị lớn hơn, contact gating làm tăng hiệu suất gấp đôi. Khi Ravel thu nhỏ các thiết bị xuống kích thước nhỏ liên quan đến công nghệ tương lai, hiệu ứng contact gating tăng lên. Ở chiều dài kênh 50 nanomet và chiều dài tiếp xúc 30 nanomet, contact gating đã tăng hiệu suất lên tới sáu lần. Khi các thiết bị thu nhỏ, Franklin giải thích, các tiếp xúc chiếm ưu thế trong hiệu suất tổng thể. Bất kỳ cơ chế nào thay đổi hành vi tiếp xúc trở nên ngày càng quan trọng. Bởi vì hầu hết các kết quả transistor 2D được báo cáo trong nhiều năm qua đã sử dụng kiến trúc back-gated, những phát hiện từ Franklin và Ravel có ý nghĩa rộng lớn. Các bước tiếp theo hướng tới các thiết bị 2D thực tế Tiếp theo, nhóm dự định đẩy quy mô xa hơn nữa, với chiều dài tiếp xúc xuống còn 15 nanomet, và điều tra các kim loại tiếp xúc thay thế để giảm điện trở tiếp xúc. Mục tiêu rộng hơn là thiết lập các quy tắc thiết kế rõ ràng hơn để tích hợp các chất bán dẫn 2D vào các công nghệ transistor trong tương lai. "Nếu các vật liệu 2D sẽ thay thế các kênh silicon vào một ngày nào đó," Franklin nói, "chúng ta cần phải thành thật về cách kiến trúc thiết bị hình thành những gì chúng ta đo lường. Công việc này là về việc thiết lập nền tảng đó."