.@visiblsemi đang xây dựng lớp phối hợp đầu tiên cho thiết kế chip. Khi các nhóm mở rộng, các luồng công việc bị lệch nhịp, các vấn đề xuất hiện muộn và gây ra sự chậm trễ $XM+ và hàng tháng làm lại trước khi tapeout. Visibl đang xây dựng AI toàn diện để rút ngắn thời gian thiết kế chip từ nhiều năm xuống còn vài tuần, bắt đầu từ nơi ý định bị phá vỡ đầu tiên: phối hợp. Đặt lịch demo tại Chúc mừng về việc ra mắt @BryceNeil__ và @jordonkash!